針對實(shí)驗(yàn)中二維材料薄膜制備的嚴(yán)苛要求，CIF公司的旋涂設(shè)備為該研究提供了核心設(shè)備支持，在WSe?基器件的薄膜制備環(huán)節(jié)發(fā)揮了不可替代的作用：

1. 精準(zhǔn)旋涂，保障薄膜均一性：儀器可實(shí)現(xiàn)高精度的旋涂工藝控制，為SnS接觸層WSe?溝道層等關(guān)鍵薄膜的制備提供穩(wěn)定工藝條件，確保薄膜厚度均勻、表面平整，為后續(xù)形成原子級潔凈的范德華界面奠定基礎(chǔ)。

2. 穩(wěn)定可控，適配微納器件制備：設(shè)備具備優(yōu)異的運(yùn)行穩(wěn)定性和參數(shù)可調(diào)性，適配二維半導(dǎo)體微納器件的制備需求，有效避免了工藝波動導(dǎo)致的薄膜缺陷，提升了器件制備的成功率和一致性。

3. 兼容CMOS工藝，貼合產(chǎn)業(yè)化需求：儀器的工藝設(shè)計(jì)與傳統(tǒng)CMOS工藝高度兼容，與研究中提出的可規(guī)?；痯型接觸策略相契合，為該技術(shù)從實(shí)驗(yàn)室研究走向產(chǎn)業(yè)化應(yīng)用提供了工藝適配性支撐。

    該研究提出 SnS 與 WSe?形成半導(dǎo)體 - 半導(dǎo)體范德華接觸的新策略，有效抑制能隙態(tài)和費(fèi)米能級釘扎，實(shí)現(xiàn)超低空穴勢壘與395 Ω?μm的超低接觸電阻；制備的60nm短溝道器件通態(tài)電流密度達(dá) 1.11 mA?μm?1，開關(guān)比超 101?，性能好；該策略工藝簡單、兼容 CMOS，為二維 p 型半導(dǎo)體接觸及CMOS集成提供了實(shí)用路徑。

  圖1. SnS?WSe?范德華接觸的形成及結(jié)構(gòu)表征。(a) 用于在\(WSe\)上沉積SnS以形成范德華界面的熱蒸發(fā)示意圖。(b) SnS-WSe \(SnSWSe_{2}\)界面的原子分辨率圖像顯示出原子級潔凈的陡峭界面。比例尺：2，硅襯底峰用星號標(biāo)記。(d) 所選區(qū)域的Sn、S、W和Se的元素分布圖。比例尺：2 nm。(e) 沿垂直方向的HAADF強(qiáng)度和元素凈強(qiáng)度分布。W和Se元素的尖銳峰定義明確，表明材料的完整性，而SnS的HAADF強(qiáng)度呈現(xiàn)周期性排列，證實(shí)了其層狀結(jié)構(gòu)。nm。(c) 蒸發(fā)的SnS薄膜的XRD圖譜。這里，豎線表示正交晶系（Cmcm）SnS的參考峰（PDF # 97-010-0672）。

  圖2. SnS與\(WSe_{2}.\)的接觸特性 (a) 理想SnS-WSe?范德華結(jié)的示意圖，顯示了范德華間隙（\((~ 1.59 \AA)\)）和幾何估計(jì)的最近Sn-W間距（\((~ 5.76 \AA)\)）。(b) \(SnS-WSe_{2}\)界面的STEM圖像，用于直接測量Sn和W原子之間的距離（\((~ 5.7 \AA)\) 5.7 ?）。比例尺1nm。(c, d) 原始\(WSe_{2}\)（底部）和～1 nm SnS沉積后的\(WSe_{2}\)（頂部）的XPS光譜（Se 3d和W 4f）。\(2 HWSe_{2}-W 4 f_{5 / 2,7 / 2}\)（35.0、32.8 eV）和Se 3d \(3 ~d_{3 / 2,5 / 2}\)（56.0、55.1 eV）的特征峰位置在實(shí)驗(yàn)分辨率范圍內(nèi)保持不變，表明沒有可檢測到的界面反應(yīng)和弱耦合的范德華接觸。(e, f) 分別為體SnS和\(2L-WSe\)的DFT計(jì)算能帶結(jié)構(gòu)。(g) 接觸前后的能帶排列圖：具有幾乎對齊的價帶（\((\Delta E_{V} ≈0)\)）和較大導(dǎo)帶偏移的II型異質(zhì)結(jié)，導(dǎo)致空穴在\(WSe_{2}\)中積累和接近零的空穴勢壘。Conta.和Semic.分別為接觸和半導(dǎo)體。

   圖3. (SnS-WSe_{2}\)場效應(yīng)晶體管的電學(xué)特性。（a）\(WSe_{2}\)場效應(yīng)晶體管的示意圖。（b）轉(zhuǎn)移特性。在\(V_{DS}=-1\)和(L_{CH}=1\)/im條件下，\(I_{DS}-V_{GS}\)呈現(xiàn)增強(qiáng)型P型行為，且具有較高的\(I_{ON} / I_{OFF}\)比值，表明通過SnS接觸實(shí)現(xiàn)了高效的空穴注入。（c）輸出特性。在不同\(V_{GS}\)下的\(I_{DS}-V_{DS}\)曲線呈現(xiàn)線性行為，表明形成了歐姆接觸（d）在100nm厚的\(SiN_{x}\)電介質(zhì)上的歐姆SnS \(WSe\)場效應(yīng)晶體管在不同溫度下的典型\(I_{DS}-V_{GS}\)。（e）肖特基勢壘提取。從阿倫尼烏斯曲線提取的16meV肖特基勢壘高度證實(shí)了在SnS-WSe \(SnS-WSe_{2}\)接觸處存在高空穴注入。（f）不同接觸材料的器件之間\(I_{ON}\)和\(I_{ON} / I_{OFF}\)的統(tǒng)計(jì)比較證實(shí)，SnS接觸的場效應(yīng)晶體管具有優(yōu)異的電學(xué)性能，表現(xiàn)出良好的歐姆接觸特性。

   圖4. 具有SnS接觸的超低接觸電阻\(WSe\)晶體管。(a) 在100 nm \(SiN_{x}\)上的SnS接觸FET的總器件電(R_{TOT}\)（按寬度歸一化）與\(L_{CH}\)的關(guān)系圖，從中可以從y軸截距獲得總接觸電阻（\((2 R_{C})\)）(b) 用于\(WSe\) FET的P型接觸技術(shù)的基準(zhǔn)測試，顯示\(2 R_{C}\)作為二維載流子密度\(p_{2 D}\)的函數(shù)。綠色實(shí)線代表\(2 R_{C}\)的量子極限。(c) 短溝道SnS接觸\(WSe\) FET \((L_{CH}=~ 60 ~nm)\)的\(I_{DS}-V_{DS}\)曲線。\(V_{GS}\)從10 V變?yōu)?40 V。插圖：短溝道器件的SEM圖像。比例尺：100 nm。(d) 文獻(xiàn)中報(bào)道的具有各種接觸技術(shù)的\(WSe\) FET的飽和導(dǎo)通態(tài)電流密（\((I_{ON})\)與\(L_{CH}\)的關(guān)系。

此次客戶團(tuán)隊(duì)的研究成果榮登國際期刊，既是二維半導(dǎo)體接觸工程領(lǐng)域的重要突破，也印證了精準(zhǔn)實(shí)驗(yàn)設(shè)備對前沿科研的關(guān)鍵支撐作用。未來，CIF將繼續(xù)以貼合科研需求的設(shè)備賦能創(chuàng)新，助力更多新材料、新器件研發(fā)成果落地，推動相關(guān)領(lǐng)域技術(shù)進(jìn)步與產(chǎn)業(yè)轉(zhuǎn)化。